解析压敏电阻的结构功能和设计

功能和设计

正如热敏电阻一样，压敏电阻是由压缩和烧结的粉末化合物制成的，该化合物由碳化硅（SiC）或氧化锌（ZnO）组成。ZnO压敏电阻具有优秀的特性，并在当今所有制造中占主导地位。本节仅涉及ZnO压敏电阻。如果我们将氧化锌与其他金属氧化物添加剂一起烧结，就会形成多晶陶瓷。在氧化锌晶粒的晶间边界中形成具有半导体特性的PN结-所谓的双肖特基势垒-具有整流特性。每个具有粘附边界的ZnO晶粒都充当具有对称V / I特性的微型压敏电阻。谷物化合物可以看作是串联和并联连接的“微压敏电阻”的集合体。因此，以这种方式的负载和能量吸收能力将完*优于传统的半导体元件。那里的发电只发生在薄的PN边界，而在压敏电阻中，发电发生在整个体内均匀分布的所有微压敏电阻中。

基本压敏电阻的V / I特性。其他制造商可能会修改电压值。串联和并联连接的微压敏电阻的数量决定了压敏电阻的电气特性。如果我们串联连接10个晶粒，并具有如所示的特性，则得到的压敏电阻的厚度为10个晶粒，压敏电阻电压为30V。压敏电阻的形状和封装近似为热敏电阻。

在不同的设计中，碟片占主导地位，带有径向引线和各种封装，或者具有旨在通过堆叠单独的压敏电阻器进行串联连接的整个金属化表面。封装例如漆或类似物需要高的拉伸稳定性和耐洗涤剂性。在未发现的类型中，还应提及用于连接器的某些管状设计。制造时，目标是具有规则结构的谷物化合物，尤其是在高电压/高能量压敏电阻中。

不规则的结构会阻碍热传导，并可能导致电流分布不均，出现热点以及材料局部降解。在低压应用中，均匀性至关重要。多电极结构和小的，均匀的晶粒的结合产生了多层压敏电阻（MLV），优选用作SMD精密电阻，旨在用于低压应用。

这些MLV的制造方法与多层陶瓷（MLC）相似。用厚膜墨水在氧化锌层上丝网印刷电极，将这些层堆叠成具有所需层数的堆。然后将叠层烧结到整体式本体中，并终提供被烧制到本体端部的终端。银或银/钯用作终止金属（R5-25）。由于导电性氧化锌，镀镍阻挡层需要特殊的工艺，这与传统的电镀工艺有所不同。

多层SMD设计的EIA尺寸为0603至2220。

*大工作电压

*大工作电压=可以连续施加在压敏电阻上的*大电压。

压敏电压

压敏电阻电压=当1 mA电流通过人体时压敏电阻两端的电压。

*大钳位电压

所谓*大钳位电压，是指压敏电阻承受指定波形的指定峰值脉冲电流时的峰值电压。常见的测试脉冲是IEC规定的所谓8/20脉冲，具有指定的电流强度。

*大瞬态峰值电流

压敏电阻所允许的*大电流取决于脉冲形状和脉冲宽度，重复频率和周期数。脉冲能力的起点由*大峰值电流8/20形状给出，该峰值电流使压敏电阻电压*大变化10％。[R

压敏电阻的V / I曲线具有公差。当指定了泄漏电流时，将以某个电压下的*大可能电流为前提。钳位电压（在瞬态变化时压敏电阻两端出现的钳位电压）被指定为在特定电流下可能的较高电压。因此，规格由R5-28中的实线控制。

电压限制原理

如果压敏电阻用作电压限制器，则电路中需要串联阻抗。普通的直导体具有电阻和电感（≈1nH / mm），并且本身具有一定的保护作用。但是，实际上，该问题可以通过几百欧姆的串联电阻来解决（R5-30）。

响应时间

当压敏电阻被瞬态电压击中时，组件两端的电压将升高，直到切割特性开始。但是，根据R5-31，存在短暂的延迟，动态效果，会产生一定的过冲。作为示例，显示了一个上升时间为10 kV / µs的输入脉冲。压敏电阻 时间的响应在中指定为上升时间t 2 – t 1。响应时间很少超过20 ns。多层压敏电阻SMD的响应时间通常小于1 ns。响应时间有时称为开启时间。

类型选择

选择正确的压敏电阻是对工作电压的全面确定的前提，包括公差，预期瞬变，其持续时间，脉冲能量和重复频率。另外，我们必须考虑环境要求和安装条件。仅当压敏电阻电压（1 mA）彼此相差小于1％时，才应并联连接两个压敏电阻以增加电流负载能力。否则，负载的不平衡可能会很大，在不幸的情况下为1000：1。

故障模式

常见的故障模式是短路，这种短路可能发生在无法接受的高能量丰富的电压脉冲之后，或在超过额定电压的稳态电压下运行之后。在后一种情况下，当产生的大量能量导致包装材料排出时，故障模式可能会由于端子接头的熔化效应或包装的破裂而变成开路。

可靠性

如今，包括压敏电阻在内的非线性电阻器的可靠性被认为是相当不错的。尤其重要的是，这取决于认真的制造商使用基于SPC的生产程序并获得验证的型式认可。气候类别分类产品40/125/56的示例是质量好的其他体现。此外，如果我们选择玻璃/金属包装，质量会更好。

核辐射

用中子，β和γ辐射形式的放射性辐射进行的测试表明，压敏电阻能够承受高强度，而对特性无任何影响。